(19)



# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05334189 A

(43) Date of publication of application: 17 . 12 . 93

(51) int. Cl

G06F 12/08 G06F 12/08

(21) Application number: 04138220

(22) Date of filing: 29 . 05 . 92

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(72) Inventor:

OKAZAKI HIROMI NAKANO NAOYOSHI


COPYRIGHT: (C)1993,JPO&Japio

# (54) DATA STORAGE DEVICE

#### (57) Abstract.

PURPOSE: To provide the data storage device provided on a data processor capable of being used either as a cache memory or as a normal random access memory.

CONSTITUTION: The data storage device is provided with a tag memory 4a as a normal cache memory, data memory 5a, decoder 4b for the tag memory 4a, decoder 5b for the data memory 5a, I/O circuits 11 and 7 transmitting data to and receiving data from outside, address register 10 holding the high-order part of an address bus 1, selection circuit 12 selecting and outputting either of the output from the tag memory 4a or the output from the address register 10, comparator 6 outputting an output enable signal 8 making data outputted from the tag memory 4a or from the data memory 5a to a data bus 2 valid when the high-order part of the address and the output of the selection circuit 12 are compared and coincide with each other, and control circuit operating the entire system as a cache memory or as the normal random access memory by controlling each of them.



(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-334189

(43)公開日 平成5年(1993)12月17日

(51)Int.CL<sup>s</sup>

識別記号 广内整理番号

FΙ

技術表示箇所

G06F 12/08

3 1 0 Z 7232-5B

E 7232-5B

審査請求 未請求 請求項の数3(全 10 頁)

(21)出願番号

特頭平4-138220

(71)出願人 000006013

三菱電機株式会社

(22)出願日

平成 4年(1992) 5月29日

東京都千代田区丸の内二丁目 2番 3号

(72)発明者 岡崎 弘美

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機

株式会社北伊丹製作所内

(72)堯明者 中野 貞佳

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内


(74)代理人 弁理士 高田 守

## (54)【発明の名称】 データ記憶装置

# [87] 【要約】

【目的】 データ処理装置に備えられていてキャッシュメモリまたは通常のラングムアクセスメモリのいずれとしても使用可能なように構成されたデータ記憶装置の提供を目的とする。

【構成】 通常のキャッシュメモリとして備えられているタグメモリュと、デークメモリュと、それらのデコーグは、社及び外部との人出力回路日、7等の他に、アドレスパス1上のアドレスの上位の部分を保持するアドレスレジスク10と、タグメモリむからの出力またはアドレスレジスク10の出力のいずれかを選択出力する選択回路日と、アドレスの上位の部分と選択回路日の出力とと関からデータバス2へ出力されているデータを有効と比談からデータバス2へ出力されているデータを有効とする出力イネーブル信号8を出力するコンハレーク6と、これらをそれぞれ制御することにより金体をキャッシュメモリとしてまたは通常のラングムアクセスメモリとして動作させる制御回路とを備えている。



## 【特許請求の範囲】

【請求項1】 アドレスバスと、

データバスと、

RAIC構成され、複数のエントリを有する第1の記憶手 段と、

前記アドレスパスから人力されるアドレスの第1の部分 をデコードして前記第1の記憶手段のエントリを指定す **る第1のデ**コード手段と、

前記第1の記憶手段と前記デークバスとを接続する第1 の入出力回路と、

RAXで構成され、複数のエントリを有する第2の記憶手段と、

前記アドレスパスから入力されるアドレスの第1の部分 をデコードして前記第2の記憶手段のエントリを指定す る第2のデコード手段と、

前記第2の記憶手段と前記データバスとを接続する第2 の入出力回路と、

前記アドレスパス上のアドレスの第2の部分を保持する レジスタ手段と、

前記第1の入出力手段の出力または前記レジスク手段の 出力のいずれかを選択出力する選択手段と、

前記アドレスの第2の部分と前記選択手段の出力とを比較し、一致した場合に前記第2の記憶手段から前記データバスへ出力されているデータを有効とする信号を出力する比較手段と、

第1の制御信号が第1の値である場合と第2の値である場合とに応じて第1の制御と第2の制御とをそれぞれ実行する制御手段とを備え前記制御手段により前記第1の制御が実行された場合に、

前記第1の人出力手段は、前記第1の記憶手段に前記アドレスパス上のアドレスの第2の部分を入力し、また前記第1の記憶手段の内容を前記選択手段に出力し、

前記選択手段は、前記入出力手段の出力を選択して前記 比較手段に与え、

前記比較手段は、前記選択手段から人力される前記第1 の記憶手段の内容と前記アドレスパスから人力されるア ドレスの第2の部分とを比較することにより、

前記第1の記憶手段の前記第1のデコード手段により指定されたエントリに前記アドレスバスから入力されたアドレスの第2の部分を書き込みまたは指定されたエントリの内容を前記選択手段へ出力し、前記第2の記憶手段の前記第2のデコード手段により指定されたエントリに前記デークバスから入力されたデークを書き込みまたは指定されたエントリのデータを前記デークバスへ出力してキャッシュメモリとして動作し、

前記制御手段により前記第2の制御が実行された場合。 に、

前記第1の人出力手段は、前記第1の記憶手段の内容を 前記デークパスに出力し、また前記デークパス上のデー クを前記第1の記憶手段に入力し、 前記選択手段は、前記レジスク手段の出力を選択して前 記比較手段に与え、

前記比較手段は、前記選択手段から人力される前記レジスク手段の内容と前記アドレスパスから人力されるアドレスの第2の部分とを比較することにより、

前記第1の記憶手段の前記第1のデコード手段により指定されたエントリと前記第2の記憶手段の前記第2のデコード手段により指定されたエントリとのいずれかに前記データバスから人力されたデータを書き込みまたは指定されたいずれかのエントリのデータを前記データバスへ出力してラングムアクセスメモリとして動作すべくなしてあることを特徴とするデータ記憶装置。

【請求項2】 制御手段は、第2の制御の実行に際して、アドレスの所定のビットの値に応じて、第1の入出 万手段または第2の入出万手段のいずれか一方の動作を 禁じるべくなしてあることを特徴とする請求項1に記載 のデータ記憶装置

【請求項3】 制御手段は、第2の制御の実行に際して、第2の制御信号が特定の技態である場合に、前記アドレスパス上のアドレスの第2の部分を前記レジスク手段に格納すべくなしてあることを特徴とする請求項1に記載のデータ記憶装置

【発明の詳細な説明】

## [00001]

10

【産業上の利用分野】本発明はデータ記憶装置に関し、 更に訴述すれば、キャッシュメモリと称される高速デー 夕記憶装置を通常のラングムアクセスメモリとしても使 用可能なデータ記憶装置に関する

# [00002]

50

【従来の技術】一部のデータ処理装置には、キャッシュメモリと称される高速データ記憶装置を内礙して処理能力の向上を図っているものがある。データ処理装置は、通常は主記憶装置に格納されているフェグラム及びデータを逐次読み出してデータを処理し、処理後のデークを再度主記憶装置に格納する。しかし、フェグラムの内の使用頻度の高い命令あるいは使用頻度が高いデータをキャッシュメモリにコニーしておき、これらの命令あるいはデータを比較的低速な主記憶装置からではなくキャッシュメモリから読み出しまた書き込むようにすれば、装置全体としての処理速度の向上が期待される。

【0003】以下、従来のキャッシュメモリの…例として、ラングムアクセスメモリ (AM) で構成されたクグメモリ部。同じく (AM)で構成されたデークメモリ部。 クグ 比較用コンパレーク及びキャッシュ制御回路を備えたグイレクトマップ方式のキャッシュシステムについて図 5 乃至図8を参照して説明する

【0001】図5は従来のキャッシュメモリの構成の一個を示力でロック図である。図5において、参照符号1はには、内幅のアドレスバスである。このアドレスバス1には素明符号3にで模式的に示されているようなアド

レスが出力されている。

【0005】図6はアドレス3の内容を示す模式図である。アドレス3は上位にピットがクグ部員。下位8ピットがエントリ部具に分割されている。このアドレス3のクグ部員は後述するクグメモリョ及びコンパレータ6に、エントリ部員は後述する両デコーダは、別にそれぞれおえられる。

【0006】 お照符号には RANで構成され、複数のエントリを有するにピット幅のクグメモリであり、デコーグにはアドレス3のエントリ部にをデコードしてクグメモリロのエントリを指定する。このデコーグにはり指定されたクグメモリロのエントリの内容は人出方回路口を介して後述するコンパレータ6へ出方され、また逆にアドレスパス1から人方されたアドレス3のタグ部台が入出方回路口から入方されてデコーグににより指定されたクグメモリロのエントリに格納される。

【0007】参照符号には RANで構成され、複数のエントリを有するとピット幅のデータメモリであり、デコーダにが備えられている。デコーダにはアドレス3のエントリ部にをデコードしてデータメモリにのエントリを指定する。このデコーダににより指定されたデータメモリにのエントリの内容は入出方回路7を介してデータバス2から入力されたデータがデコーダににより指定されたデータメモリにのエントリに格納される。

【0008】参照符号6はコンパレータであり、アドレス3のタグ部割とデコーグ目により指定されたタグメモリュのエントリの内容とを比較する。このコンパレータ6の比較動作の結果、一致が検出された場合には出力イネーブル信号8をこのキャッシュシステムが内蔵されているデータ処理装置の制御部へ出力する。

【0009】図7は上述のキャッシュシステムを制御するための制御回路への人出力信号を示す模式図である。図7において、参照符号211はキャッシュイネーブル信号を、211は検索信号を、211は登録信号をそれぞれ示している、これらの各信号211、211及び21・はキャッシュイネーブル信号211が"日"である場合にのみ制御回路20に人力される。

【0010】また、参照符号12: はクグメモリリード信号を、 20:はデークメモリリード信号を、 20:は比較信号を、 20:は比較信号を、 20:は比較信号を、 20:は比較信号を、 20:はアークメモリライト信号をそれぞれ示している。なお、クグメモリリード信号11: 及びググメモリライト信号12: はクグメモリライト信号12: はデークメモリリード信号11: 及びデークメモリライト信号12: はデークメモリに、比較信号11:はコンパレーク6にそれぞれ与えられてそれらを制御する。

【0011】図8は上述の制御回路10へ入力されるキャッシュイネーブル信号111 検索信号111 及び登録信号

11: のレベルの状態の組合せと、それぞれに対応するキャッシュシステムの動作状態との関係を示す表である【0012】以上のような構成の従来のキャッシュメモリの動作について、以下に説明する。まず、図8の11の状態である検索動作について説明する。この検索動作は、図8の11に示されているように、制御回路20に人方されるキャッシュイネーブル信号11: が"日"。検索信号11: が"日"。検索信号11: が"日"。を報信号11: が"日"。を報信号11: が"日"。を表に、クグメモリリード信号11: デークメモリリード信号11: 及び比較信号11: が制御回路10からキャッシュメモリへ出力されることにより実行される。

【0013】クグメモリにはクグメモリリード信号によが与えられることにより、アドレスパス1上のアドレス3のエントリ部社をデコーダにでデコードし、そのデコード結果により指定されるエントリの内容をコンパレーク6へ出力する。また、データメモリにとその人出力回路7はデータメモリリード信号に、が与えられることにより、アドレスパス1上のアドレス3のエントリ部社をデコーダにでデコードし、そのデコード結果により指定されるエントリのデークを大出力回路7を介してデークパス2へ出力する。

【0014】一方、コンパレータ6は比較信号250が与えられることにより、タグメモリミから出力されたエントリの内容と、アドレスパス1からコンパレータ6に直接入力されたアドレス3のタグ部員の値とを比較し、一致した場合には出力イネーブル信号8を出力する。これにより、上述の如くデータメモリ員からデータバス2へ出力されているデータが有効となる。コンパレータ6による比較の結果が一致しなかった場合は、コンパレータ6による比較の結果が一致しなかった場合は、コンパレータ6による比較の結果が一致しなかった場合は、コンパレータ6による比較の結果が一致しなかった場合は、コンパレータ6による比較の結果が一致しなかった場合は、コンパレータ6による比較の結果が一致しなかった場合は、コンパレータ6によるようでは近からデータバス2へ出力されているデータは無効になる。

【0015】次に、図8の (\*) の状態である登録動作について説明する。この登録動作は、図8の (\*) に示されているように、制御回路(0に入力されるキャッシュイネーブル信号(): が"H"、検索信号(): が"H"、登録信号(): が"H"である場合に、タグメモリライト信号(): とデータメモリライト信号(): が制御回路()からキャッシュメモリへ出力されることにより実行される。

【0016】クグメモリ自はクグメモリライト信号に が入力されることにより、アドレスバス1上のアドレス 3のエントリ部語をデコーグにでデコードし、そのデコード結果により指定されるエントリにアドレス3のクグ 部類の値を書き込む。また、デークメモリ語とその人出 方回路では、デークメモリライト信号器にが与えられる ことにより、アドレスバス1上のアドレス3のエントリ 部語をデークメモリ語のデコーグにでデコードし、その デコード結果により指定されるエントリに人出方回路で を介してデークバス2上のデークを書き込む。

【0017】なお、制御回路20に人力されるキャッシュ

٠ : ٠

50

イネーブル信号(1) が"日"であっても、検索信号(1) 及び登録信号(1) が共に"し"である場合には図8の (2) に示されているように、キャッシュメモリは停止している。また、検索信号(1) と登録信号(1) とを同時に"日"にすることは禁じられている。更に、キャッシュイネーブル信号(1) が"し"である場合には図8の (2) に示されているように、キャッシュメモリは動作しない。

#### [0018]

【発明が解決しようとする課題】従来のキャッシュメモリは以上のように構成され動作するので、実行すべきメモリあるいはデータがキャッシュメモリ内に存在する場合にはそれらを主記憶装置から読み出すよりは高速処理が可能になるが、キャッシュメモリをキャッシュメモリとして使用しない場合にはキャッシュメモリの動作は停止し、タグメモリ及びデータメモリが有効に活用されないという問題がある。

【0019】本発明は以上のような事情に鑑みてなされたものであり、データ処理装置に備えられていてキャッシュメモリまたは通常のランダムアクセスメモリのいずれとしても使用可能なように構成されたデータ記憶装置の提供を目的とする。

#### [0020]

【課題を解決するための手段】本発明のデーク記憶装置は、通常のキャッシュメモリとして備えられている第1の記憶手段としてのタグメモリと、第2の記憶手段としてのデークメモリと、それらのデコード手段としてのデューダ及び外部との人出力手段等の他に、アドレスパス上のアドレスの上位の部分を保持するレジスタ手段と、クグメモリからの出力またはレジスタ手段の出力のいずれかを選択出力する選択手段と、アドレスの上位の部分と選択手段の出力とを比較し、一致した場合にタグメモリまたはデークメモリからデータパスへ出力されているデークを有効とする信号を出力する比較手段と、これらをそれぞれ制御することにより全体をキャッシュメモリとしてまたは通常のラングムアクセスメモリとして動作させる制御手段としての制御回路とを備えている。

#### [0021]

【作用】本発明のデータ記憶装置では、キャッシュメモリとして動作する場合は、タグメモリににアドレスバス 40 上のアドレスの上位の部分が人方され、またタグメモリの内容が選択手段に出方され、選択手段では入出力手段の出力が選択されて比較手段に与えられ、比較手段では選択手段から人方される第1の記憶手段の内容とアドレスバスから人方されるアドレスの第2の部分とが比較されることにより、タグメモリのデコーグにより指定されたエントリにアドレスバスから人方されたアドレスの上位の部分が書き込まれまたは指定されたエントリの内容が選択手段へ出方され、データメモリのデコーグにより指定されたエントリにデータ 50

が書き込まれまたは指定されたエントリのデータがデータバスへ出力されてキャッシュメモリとして動作し、通常のランダムアクセスメモリとして動作する場合は、クグメモリの内容がデータバスに出力され、またデータバス上のデークがタグメモリに入力され、選択手段ではレジスク手段の出力が選択されて比較手段に与えられ、比較手段では選択手段から入力されるレジスク手段の内容とアドレスバスから入力されるアドレスの上位の部分とが比較されることにより、クグメモリのデコーダにより指定されたエントリとデークメモリデコーグにより指定されたエントリとのいずれかにデータバスから入力されたデークが書き込まれまたは指定されたいずれかのエントリのデータがデータバスへ出力されてラングムアクセスメモリとして動作する。

#### [0022]

【実施例】以下、本発明をその実施例を示す図面に基づいて詳述する。

【0023】本発明の一実施例として、キャッシュメモリ制御回路。アドレスの上位50ピットを保持するアドレスレジスク、コンパレータ、コンパレータへの人力を選択する選択回路。ランダムアクセスメモリ RAM で構成されたロビット幅のタグメモリ部。同じく RAMで構成されたロビット幅のデータメモリ部。それらのデコーダ及び人出力回路を備え、ダイレクトマップ方式のキャッシュシステムとして、また通常の RAMとしても使用可能なデータ記憶装置について図1万至図4を参照して説明する

【0024】図1は本発明のデータ記憶装置の一実施例の構成を示すプロック図である。図1において、参照符号1は22ビット幅のアドレスバスである。このアドレスバス1には参照符号3にて模式的に示されているようなアドレスが出力されている。

【0025】図2はアドレス3の内容を示す模式図である。アドレス3は上位にビットがタグ部注。下位8ビットがエントリ部注に分割されている。そして、タグ部注の内の最下位のビット注がタグメモリノデークメモリの選択ビットにとして、またタグ部注の選択ビットに以外の部分が本発明のデータ記憶装置の選択用アドレス。アドレスタグ部注:として使用される。このアドレス3のタグ部注は後述するアドレスレジスタ10及びコンパレータ6に、エントリ部注は両デコーグ行。目にそれぞれ与えられる。

【0026】参照符号はは3AQで構成され、複数のエントリを有するエピット幅のタグメモリであり、デコーグには確認られている。デコーグにはアドレス3のエントリ部注をデコードしてタグメモリにのエントリを指定する。このデコーグにはり指定されたタグメモリにのエントリの内容は人出方回路にを介してエピットのデータパス2または後述する選択回路にへ出力され、また逆にアドレスパス1から人力されたアドレス3のタグ部注が

入出方回路日から入力されてデコーダゼにより指定され たクグメモリ4のエントリに格納される。

【0027】参照符号には RANで構成され、複数のエントリを有する犯ピット幅のデークメモリであり、デコーグにが備えられている。デコーグにはアドレス3のエントリ部記をデコードしてデークメモリ記のエントリを指定する。このデコーグ話により指定されたデークメモリ語のエントリの内容は入出力回路7を介してデータバス2から入力されたデークがデコーグ記により指定され 10たデータメモリいのエントリに格納される。

【0028】参照符号6はコンパレータであり、アドレスパス1から直接与えられているアドレス3のタグ部31と後述する選択回路12の出力とを比較する。なお、選択回路12の出力は入出力回路11を介して出力されるタグメモリ41のエントリの内容またはアドレスレジスタ10の内容である。このコンパレータ6の比較動作の結果、一致が検出された場合には出力イネーブル信号8をこのキャッシュシステムが内蔵されているデータ処理装置の制御部へ出力する。

【0029】アドレスレジスタ10は、タグメモリロとデータメモリ5iとを通常のメモリとして使用する場合にフルアドレスのアドレス上位23ビットを指定するために備えられている。選択回路12は、アドレスレジスタ10の内容またはタグメモリロから人出力回路11を介して出力される値のいずれかを選択してコンバレータ6に入力する。

【0030】図3は上述の本発明のデータ記憶装置を制御するための制御回路への入出力信号を示す模式図である。図3において、参照符号21: はキャッシュイネーブ 30 ル信号を、 21:は検索信号を、 21:は登録信号をそれぞれ示している。

【0031】また、参照符号22: はクグメモリリード信号を、 22:はデータメモリリード信号を、 22:は比較信号を、 22:はメグメモリライト信号を、 22:は近沢回路制御信号をそれぞれ ポしている。なお、クグメモリリード信号22: 及びタグメモリライト信号22: はクグメモリに、データメモリリード信号22: 及びデークメモリライト信号22: はカグメモリシート信号22: はガガメモリシーク 6に、遊択 40回路制御信号22: は遊沢回路:2にそれぞれ与えられる。

【0032】図4は上述の制御回路20へ入方されるキャッシュイネーブル信号21: 検索信号21: 及び登録信号2: のレベルの状態の組合せと、それぞれに対応するキャッシュシステムの動作状態との関係を示す表である。なお、キャッシュイネーブル信号2: が"目"である図8の12、12、12、14の場合は本発明のデータ記憶装置は前述の従来例のキャッシュシステムと同様にキャッシュメモリとして動作する。

【0033】以上のような構成のお発明のデーク記憶装。

置の動作について、以下に説明する。

【0034】まず、図4の年 の状態である本発明のデータ記憶装置がキャッシュメモリとして使用される場合の検索動作について説明する。この検索動作は、図4の年に示されているように、制御回路10に入力されるキャッシュイネーブル信号21: が H 、検索信号11: が H 、登録信号11: ボ ロ である場合に、クグメモリリード信号21: データメモリリード信号21: 及び比較信号22: が制御回路20からキャッシュメモリへ出力されることにより実行される。

【0035】タグメモリむとその入出力回路にとはタグメモリリード信号221が与えられることにより、アドレスパス1上のアドレス3のエントリ部25をデコーグ心でデコードし、そのデコード結果により指定されるエントリの内容を選択回路12へ出力する。また、データメモリシとその入出力回路7とはデータメモリリード信号221が与えられることにより、アドレスパス1上のアドレス3のエントリ部25をデコーダ記でデコードし、そのデコード結果により指定されるエントリのデータを入出力回路7を介してデータバス2へ出力する。

【0036】選択回路:2は選択回路制御信号部:が与えられることにより、入出力回路計側、即ちクグメモリに側の入力を選択してコンパレータ6へ出力する。コンパレータ6は比較信号記。が与えられることにより、選択回路にから出力されたタグメモリにのエントリの値と、アドレスパス1から直接入力されたアドレス3のアドレスタグ部部の値とを比較し、一致した場合には出力ドレスタグ部部の値とを比較し、一致した場合には出力イネーブル信号8を出力する。これにより、上述の如くデータメモリミからデータパス2へ出力されているデータが有効となる。コンパレータ6による比較の結果が一致しなかった場合は、コンパレータ6は出力イネーブル信号8を出力しないので、データメモリミからデータバス2へ出力されているデータは無効になる。

【0037】次に、図4の(\*\*の状態である本発明のデータ記憶装置がキャッシュメモリとして使用される場合の登録動作について説明する。この登録動作は、図4の(\*\*に示されているように、制御回路20に人方されるキャッシュイネーブル信号21:が"H"、検索信号21:が"L"、登録信号21:が"H"である場合に、タグメモリライト信号22:とデータメモリライト信号22:が制御回路20からキャッシュメモリへ出力されることにより実行される。

【0038】タグメモリむとその人出方回路にとははクグメモリライト信号22:が大力されることにより、アドレスパス1上のアドレス3のエントリ部にをデコーグにでデコードし、そのデコード結果により指定されるエントリに人出力回路にから入力されるアドレス3のクグ部2の値が書き込まれる。また、デークメモリ語とその人出力回路7とは、データメモリライト信号によが与えられることにより、アドレスパス1上のアドレス3のエニ

50

30

トリ部にをデータメモリ語のデコーグにでデコードし、 そのデコード結果により指定されるエントリに入出方回 路 7 を介してデータバス2上のデータを書き込む

【0039】なお、制御回路20に人力されるキャッシュイネーブル信号(1)。が"日"であっても、検索信号[1]。 及び登録信号[1]。が共に"L"である場合には図すに [2] にて示されているように、キャッシュメモリは停止 している。また、図すには"にて示されているように、 検索信号[1]。と登録信号[2]。とを同時に"日"にすることは禁じられている。

【0040】キャッシュイネーブル信号!!: が"L"である場合には本発明のデータ記憶装置のタグメモリ!!及びデータメモリ!!は通常の RAXとして使用可能になる。

【0041】キャッシュイネーブル信号21: を"L"、検索信号21: 及び登録信号21: を共に"H"とした図4の当: の場合、アドレスパス1上のアドレス3のアドレスタグ部2:がアドレスレジスタ:0に書き込まれる。これは、タグメモリセとデークメモリ5:とを通常のメモリとして使用する際のフルアドレスを設定するために用いられる。

【0042】制御回路20に入力されるキャッシュイネーブル信号21: が"L"、検索信号21: が"H"、登録信号21: が"L"である図4の(2) の場合、タグメモリセまたはデークメモリシを通常のランダムアクセスメモリと同様にしてデータを読み出すことが可能になる。

【0043】この場合、選択回路には選択回路制御信号 注:が与えられることにより、アドレスレジスタ10側の 入力を選択する。これにより、コンパレータ6はアドレ スレジスタ10の内容とアドレスパス1から直接与えられ ているアドレス3のアドレスタグ部にの値とを比較す る。この比較の結果は通常は一致するので、出力イネー ブル信号8がクグメモリ自の人出力回路にとデータメモ リミの人出力回路7及びデータ処理装置の制御部へ出力 され、タグメモリ自またはデータメモリ自内のデータを データパス2へ読み出すことが可能になる。

【0044】この際のデータが読み出されるメモリとしては、アドレスタグ部注の選択ビットにの内容が"0"であればデータメモリ証が、"1"であればタグメモリ証がそれぞれ指定される。これは制御回路20により入出方回路7または人出方回路11のいずれか一方のみに動作 40を許可し、他方の動作を禁じることにより実現される。

【0045】そして、データメモリ証が指定された場合は、アドレス3のエントリ部語をデータメモリ語のデコーグにがデコードすることによりデータメモリ語のエントリが指定される。この場合は、出力イネーブル信号8かデークメモリ語の人出力回路7に与えられていれば、デークメモリ語の当該エントリの内容が人出力回路7を介してデークバス2へ読み出される。

【0046】一方、クグメモリ語が選択された場合は、 アドレス3のボントリ部語をクグメモリ語がデコーグに 10

がデコードすることによりタグメモリれのエントリが指定される。この場合に、出力イネーブル信号8がクグメモリれの人出力回路11に与えられていれば、クグメモリれの当該エントリの内容が人出力回路11を介してデータバス2へ読み出される。

【0047】制御回路20に入力されるキャッシュイネーブル信号21: 50° L°、検索信号21: が° L°、 登録信号21: が° L°、 をいる。

【0048】この場合、選択回路13は選択回路制御信号 22: が与えられることにより、アドレスレジスタ10側の 入力を選択する。これにより、コンパレータ 6 はアドレスレジスタ10の内容とアドレスバス 1 から直接与えられているアドレス 3 のアドレスタグ部2:の値とを比較する。この比較の結果は通常は一致するので、出力イネーブル信号 8 ボタグメモリ 4:00入出力回路 1 とデータメモリ 5:00入出力回路 7 及びデータ処理装置の制御部へ出力され、データバス 2 上のデュタをタグメモリ 4:1またはデータメモリ 5:1に書き込むことが可能になる。

【0049】この際のデータが書き込まれるメモリとしては、アドレスタグ部計の選択ビット社の内容が 0 であればデータメモリ社が、 1 であればタグメモリ社がそれぞれ指定されることは前述のデータの読み出しの際と同様である。

【0050】そして、データメモリミが指定された場合は、アドレス3のエントリ部ミをデータメモリミュのデコーグミがデコードすることによりデータメモリミュのエントリが指定される。この場合に、出力イネーブル信号8がデータメモリミュの人出力回路7に与えられていれば、指定されたエントリにデータバス2上のデータが入出力回路7を介して書き込まれる。

【0051】一方、クグメモリセが選択された場合は、アドレス3のエントリ部にをクグメモリセのデコーグにがデコードすることによりタグメモリセのエントリが指定される。この場合に、出力イネーブル信号8がタグメモリセの人出力回路日に与えられていれば、指定されたエントリにデークバス2上のデータが入出力回路日を介して書き込まれる。

【0052】なお、キャッシュイネーブル信号(1): 検索信号(1): 及び登録信号(1)・の全てが" L" である図4の つ の状態では、メモリとしてのアクセスは行われることなく、クグメモリに及びデークメモリには停止状態となる。

【0053】なお、上記実施例のアドレスパス1、デークパス2、クグメモリュ、デークメモリュ等のピット数はあくまでも一例であり、他のピット数となる構成を探ることはなんら問題はない。

[0051]

50

- 【発明の効果】以上に詳述したように本発明によれば、

デーク処理装置に備えられているキャッシュメモリがキャッシュメモリとしては使用されない場合には通常のラングムアクセスメモリとして使用可能になるので、ハードウェア量を有効に活用することが可能になる。

#### 【図面の簡単な説明】

【図1】本発明のデータ記憶装置の一実施例の構成を示す すブコック図である。

【図2】本発明のデータ記憶装置のアドレスの内容を示す模式図である。

【図3】本発明のデータ記憶装置を制御するための制御 回路への入出力信号を示す模式図である。

【図4】制御回路へ入力されるキャッシュイネーブル信号、検索信号及び登録信号のレベルの状態の組合せと、それぞれに対応するキャッシュシステムの動作状態との関係を示す表である。

【図5】従来のキャッシュメモリの構成の一例を示すプロック図である。

【図6】従来のキャッシュメモリのアドレスの内容を示す模式図である。

【図7】キャッシュシステムを制御するための制御回路 への入出力信号を示す模式図である。

【図8】制御回路へ入力されるキャッシュイネーブル信


号、検索信号及び登録信号のレベルの状態の組合せど、 それぞれに対応するキャッシュシステムの動作状態との 関係を示す表である。

12


## 【符号の説明】

- 1 アドレスバス
- 2 デークバス
- 3 アドレス
- 3: タグ部
- 3: ニントリ部
- 3: 選択ビット
- 3: アドレスタグ部
- 42 タグメモリ
- 45 デコーグ
- 51 データメモリ
- 5: デコーダ
- 6 コンパレータ
- 7 入出力回路
- 8 出力イネーブル信号
- !0 アドレスレジスタ
- 20 注: 入出方回路
  - 12 選択回路


[図1]



[图6]








3 a ータグ形 3 b ーエントリ語 3 c ー選択ピット 3 d ーアドレスタグ形


# [図3]




[图4]

	ą.	10 E	4	
	イネ・ブル 信号21 a	検末信号 215	S. c 高新組み	<b>如作</b>
(:)	H.	-		タグメモリノード、データメモリノードおよび比較
(2)	• <b> </b> #	L	H.	タグメモリライト。 アータメモリライト
(3)	ŀ	l l	L	<b>伊上</b>
(4)	⊦	Н	н	景上
(5)	L	Н	1.	メモリリード
(6)	L	_	н	メモリライト
(7)	l	L	ŧ.	9 <u></u>
(8)	<u> </u>	Н	н	アドレスタグをアドレスラジスタにライト

[图7]



#### 【图5】



[図8]

	問	<b>发</b> 名	号	
	イネーブル 信号21 a	秋末15 21 b	登録信号 21 c	E F
(:)	F	11		タグメモリリード、データメモリリードおよび主教
(2)	]	-	н	タグメモッライト、データメモリライト
(3)	<b> </b>	Ł	Ŀ	<del>位</del> 于
(4)	<sub> </sub>	l -ı	н	禁止
(5)	L			動作しない

## 【手統補正書】

【提出日】平成4年11月10日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0002

【補正方法】変更

【補正内容】

[0002]

【従来の技術】一部のデーク処理装置には、キャッシュメモリと称される高速デーク記憶装置を内礙して処理能力の向上を図っているものがある。デーク処理装置は、通常は主記憶装置に格納されているフログラム及びデークを逐次読み出してデークを処理する。しかし、プログラムの内の使用頻度の高い命令あるいは使用頻度が高いデークをキャッシュメモリにコピーしておき、これらの命令あるいはデークを比較的低速な主記憶装置からではなくキャッシュメモリから読み出しまた書き込むようにすれば、装置全体としての処理速度の向上が期待され

る。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0003

【補正方法】変更

【補正内容】

【0003】以下、従来のキャッシュメモリの一例として、ラングスアクセスメモリ<u>(以下、 RAMという)</u>で構成されたタグメモリ部。同じく RAMで構成されたデークメモリ部。 タグ比較用コンパレーク及びキャッシュ制御 回路を備えたグイレクトマップ方式のキャッシュシステムについて図5万至図8を参照して説明する。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0013

【補正方法】変更

【補正内容】

【0013】 クグメモリコはタグメモリリード信号に が与えられることにより、アドレスバス1上のアドレス 3のエントリ部にをデコーグにでデコードし、そのデコード結果により指定されるエントリの内容をコンパレー ク6へ出力する。また、デークメモリほとその人出力回 路7はデータメモリリード信号ではが与えられることにより、アドレスバス1上のアドレス3のエントリ部にを デコーグにでデコードし、そのデコード結果により指定 されるエントリのデータを人出力回路7へ出力する。

## 【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

## 【補正内容】

【0014】一方、コンパレータ6は比較信号記:が与えられることにより、タグメモリミから出力されたエントリの内容と、アドレスバス1からコンパレータ6に直接入力されたアドレス3のタグ部記の値とを比較し、一致した場合には出力イネーブル信号8を入出力回路7へ出力する。これにより、データメモリミから人出力回路7へ出力される。コンパレータ6による比較結果が一致しなかった場合は、コンパレータ6は出力イネーブル信号8を入出力回路7へ出力されているデータは出力イネーブル信号8を入出力回路7へ出力されているデータは無効になってデータバス2へは出力されない。

#### 【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0023

【補正方法】変更

## 【補正内容】

【0023】本発明の一実施例として、キャッシュメモリ制御回路。アドレスの上位会ピットを保持するアドレスレジスク。コンパレータ。コンハレータへの人力を選択する選択回路。ラングムアクセスメモリ<u>(以下、 3.22 という)</u>で構成された会ピット幅のダグメモリ部。同じく 3.23で構成された会ピット幅のデータメモリ部。それらのデコーグ及び入出方回路を備え、ダイレクトマップ

方式のキャッシュシステムとして、また通常の RAVとしても使用可能なデーク記憶装置について図 1 乃至図 1 を 参照して説明する

## 【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】 0 0 3 5

【補正方法】変更

## 【補正内容】

【0035】タグメモリニとその入出力回路にとはタグメモリリード信号記録が与えられることにより、アドレスパス1上のアドレス3のエントリ部員をデコーグにでデコードし、そのデコード結果により指定されるエントリの内容を選択回路は今出力する。また、データメモリジとその入出力回路7とはデータメモリリード信号記録が与えられることにより、アドレスパス1上のアドレス3のエントリ部員をデコーグ員でデコードし、そのデコード結果により指定されるエントリのデータを入出力回路7~出力する。

### 【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0036

【補正方法】变更

#### 【補正内容】

【0036】選択回路には選択回路制御信号に、が与えられることにより、人出方回路に側、即ちタグメモリに側の入力を選択してコンパレータ6へ出方する。コンパレータ6は比較信号に、が与えられることにより、選択回路にから出方されたタグメモリにのエントリの値と、アドレスパス1から直接入力されたアドレス3のアドレスタグ部にの値とを比較し、一致した場合には出方イネーブル信号8を人出方回路7へ出方されているデータが有効になってデータパス2へ出方される。コンパレータ6による比較結果が一致しなかった場合は、コンパレータ6は出方イネーブル信号8を入出方回路7へは出方せず、データメモリにから入出方回路7へは出方せず、データメモリにから入出方回路7へ出方されているデータは無効になってデータバス2へは出方されているデータは無効になってデータバス2へは出方されない。